使用基于示波器的解決方案測試電源和信號完整性有一些測試挑戰,如何解決這些測試挑戰以獲得最佳性能?我們將在這里討論其中的五個問題。
信號完整性 (SI) 分析側重于發射機、參考時鐘、信道和接收機在誤碼率 (BER) 中的性能。電源完整性 (形式發票) 專注于配電網絡 (PDN) 技術,以提供恒定和干凈的電源和低阻抗返回路徑。SI和PI有著廣泛的相互依存關系。PDN引起噪聲和抖動。電路設計和元件 -- 芯片封裝、引腳、電線、過孔、連接器 -- 將影響PDN的阻抗,從而影響電源質量。
我們知道,從電源引入噪聲和抖動將導致高速串行網絡中的誤碼率,這至少會降低嵌入式系統的效率。在最壞的情況下,關鍵任務環境中可能會出現不正確的比特或不正確的數據。
電源完整性不僅僅是將電壓保持在適當的范圍內。電源的完整性是為了確保應用于電路或設備的電源適合電路或設備的預期性能。它的目的是保持從電源到功耗的電能質量。實現可接受的電源完整性意味著噪聲水平在規定的允許范圍內。
由于電子元件需要在較小的電路板上執行更多的功能,這變得越來越重要。隨著尺寸持續縮小和復雜性增加,嵌入式系統越來越接近電力傳輸路徑或電力完整性組件。
在測試和分析電源完整性和信號完整性的過程中,攻克一些需要解決的關鍵問題是非常重要的。接下來我們進入正題,如何解決以下五大問題?
在這里,設計人員需要最佳的電能質量,以確保所包含的任何開關紋波都不會在下游泄漏-同時保持高效率。設計人員必須確保高效率/低噪聲直流轉換,為整個配電網絡 (PDN) 供電,并確保電源噪聲 (PSN) 保持在Z低水平。
在供電的這個階段,設計人員需要為最后階段或負載點 (POL) 組件提供電力。最敏感的電源包括高速ADC轉換器、FPGA內核和數字信號處理器 (DSP) 電源。嵌入式設計可能具有超過1000個電壓和接地平面來在組件之間傳輸功率。處理不同電壓水平下的不同負載也是一個挑戰。
這包括正在使用的范圍,不同的測量方法,探頭,以及任何在探針尖前使用的適配器。了解這些是非常重要的,這樣就可以知道它們對測量的影響。
其中一個例子是增加任何探頭引線,都會降低測量系統的總帶寬。探針連接的便利性與性能之間有一定權衡,所以了解任何連接器的帶寬和共模抑制很重要。
由于電源完整性和信號完整性都相互影響,因此了解它們如何相互影響對于測量非常重要。一個的噪音會影響另一個。您需要了解這些測量之間的差異,以確定噪聲源的根本原因。設計人員需要將敏感電源在時域和頻域中的紋波相關聯。
所有的器件都會在一個頻率范圍內變化,了解阻抗以及電源下的元件在該頻率范圍內的變化是很重要的。它決定了保持電源所需的基本諧振頻率。
完整信號性和權力完整性通常被認為是獨立的學科,但我們已經看到,你需要很好地理解它們的差異,以解決這五個關鍵挑戰。MSO6B系列混合信號示波器可以作為必要的工具,在易于使用的觸摸屏環境中滿足兩個學科的測試要求。